明細書

光検出装置

技術分野

[0001] この発明は、フォトダイオードを含むアクティブピクセル型の画素部を有する光検出 装置に関するものである。

背景技術

- [0002] 光検出装置として、CMOS技術を用いたものが知られており、また、その中でもアクティブピクセル方式のものが知られている(例えば特許文献1を参照)。アクティブピクセル方式の光検出装置は、入射光強度に応じた量の電荷を発生するフォトダイオードを含むアクティブピクセル型の画素部を有していて、画素部において光入射に応じてフォトダイオードで発生した電荷を、トランジスタからなるソースフォロワ回路を経て電荷-電圧変換するものであり、高感度かつ低ノイズで光検出を行なうことができる。
- [0003] 画素部内においてフォトダイオードで発生した電荷を蓄積する寄生容量部の容量値をCとし、その電荷の量をQとすると、電荷-電圧変換により得られる出力電圧値Vは「V=Q/C」なる式で表される。この式から判るように、寄生容量部の容量値Cを、小さくすることで、光検出の感度を高くすることができる。
- [0004] 一方、出力電圧値Vは、使用可能な電源電圧範囲及び回路系の制約により、数V程度が上限である。このことから、寄生容量部に蓄積され得る電荷の量Qにも上限がある。
- [0005] 仮に、この寄生容量部に蓄積され得る電荷の量Qの上限値(飽和電荷量)を大きくするには、寄生容量部の容量値Cを大きくするか、あるいは、電源電圧値を大きくすることが考えられる。しかし、寄生容量部の容量値Cを大きくするには、微細CMOSプロセスにより製造せざるを得ないことから、電源電圧値を小さくせざるを得ないこととなり、結局、飽和電荷量を大きくすることはできない。また、寄生容量部の容量値Cを大きくすると、せっかくの高感度という利点が失われてしまう。

特許文献1:特開平11-274454号公報

発明の開示

WO 2005/034511 2 PCT/JP2004/014091

発明が解決しようとする課題

- [0006] 発明者らは、従来の光検出装置について詳細に検討した結果、以下のような課題を発見した。すなわち、従来の光検出装置は高感度で光検出をすることができるものの、飽和電荷量の制約に起因して光検出のダイナミックレンジが狭いという課題があった。
- [0007] この発明は上述のような課題を解決するためになされたものであり、高感度かつ広いダイナミックレンジでの光検出を可能にするための構造を備えた光検出装置を提供することを目的としている。

課題を解決するための手段

[0008] この発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、ゲート端子に形成された寄生容量部に蓄積されている電荷の量に応じた電圧値を出力する増幅用トランジスタと、フォトダイオードで発生した電荷を増幅用トランジスタのゲート端子へ転送する転送用トランジスタと、寄生容量部の電荷を初期化する放電用トランジスタと、増幅用トランジスタから出力される電圧値を選択的に出力する選択用トランジスタとを含む画素部と、(2)

画素部の選択用トランジスタから出力される電圧値を読み出して、この電圧値に応じた第1電圧値を出力する第1画素データ読出部と、(3) 画素部の放電用トランジスタに接続された第1端子と、画素部の増幅用トランジスタのゲート端子の電荷を初期化する為のバイアス電位を入力する第2端子と、第3端子とを有し、第1端子と第2端子との間又は第1端子と第3端子との間を電気的に接続する接続切替部と、(4)接続切替部の第3端子に入力端子が接続され、寄生容量部の容量値より大きい容量値を有する容量素子を含み、接続切替部の第3端子から入力端子に流入した電荷を容量素子に蓄積して、その蓄積した電荷の量に応じた第2電圧値を出力する第2画素データ読出部と、を備えることを特徴とする。

[0009] この光検出装置では、画素部に光が入射すると、その画素部に含まれるフォトダイオードで入射光強度に応じた量の電荷が発生し、その電荷は転送用トランジスタを経て寄生容量部に蓄積される。寄生容量部に蓄積された電荷の量に応じた電圧値が、増幅用トランジスタ及び選択用トランジスタを経て画素部から出力され、第1画素

WO 2005/034511 3 PCT/JP2004/014091

データ読出部により読み出される。そして、この読み出された電圧値に応じた第1電圧値が第1画素データ読出部から出力される。この第1電圧値は、画素部の寄生容量部が飽和していないとき、すなわち、画素部への入射光の強度が比較的小さいときに、その入射光強度を高感度で検出した結果を高精度に表す。

- [0010] また、画素部に含まれるフォトダイオードで発生した電荷は、放電用トランジスタを経て画素部から出力され、接続切替手段を経て第2画素データ読出部に入力する。第2画素データ読出部では、流入した電荷が容量素子に蓄積されて、その蓄積された電荷の量に応じた第2電圧値が出力される。ここで、第2画素データ読出部に含まれる容量素子の容量値は、画素部に含まれる寄生容量部の容量値より大きい。このことから、この第2電圧値は、画素部の寄生容量部が飽和しているとき、すなわち、画素部への入射光の強度が比較的大きいときにも、その入射光強度を検出した結果を高精度に表す。
- [0011] したがって、この光検出装置によれば、第1画素データ読出部から出力された第1電圧値と第2画素データ読出部から出力された第2電圧値とに基づいて、高感度かつ広いダイナミックレンジで光検出をすることができる。
- [0012] ここで、第2画素データ読出部に含まれる容量素子の容量値が、寄生容量部の容量値の2^K倍(ただし、Kは1以上の整数)であるのが好適である。この場合には、画素部の寄生容量部が飽和していないとき、第2画素データ読出部から出力された第2電圧値は、第1画素データ読出部から出力された第1電圧値の2^K倍となり得る。そして、例えば、画素部の寄生容量部が飽和しているか否かの判定、第1電圧値及び第2電圧値のうちからの何れか一方の選択、第1電圧値及び第2電圧値の双方又は何れか一方のA/D変換、等の後処理が容易となる。
- [0013] この発明に係る光検出装置は、画素部に含まれるフォトダイオードが、第1導電型の第1半導体領域上に第2導電型の第2半導体領域を有し、この第2半導体領域上に第1導電型の第3半導体領域を有し、第1半導体領域と第2半導体領域とがpn接合を形成しており、第2半導体領域と第3半導体領域とがpn接合を形成しているのが好適である。このようにフォトダイオードが埋込型のものである場合には、さらに高感度の光検出をすることができる。なお、第1導電型及び第2導電型のうち一方はn型を

WO 2005/034511 4 PCT/JP2004/014091

意味し、他方はp型を意味する。

- [0014] この発明に係る光検出装置は、画素部が、フォトダイオードと転送用トランジスタと の間に設けられ飽和領域で用いられる遮断用トランジスタを更に含むのが好適であ る。この場合にも、さらに高感度の光検出をすることができる。
- [0015] この発明に係る光検出装置は、複数個の画素部が2次元配列されているのが好適であり、この場合には、2次元画像を撮像することができる。
- [0016] また、第2画素データ読出部は、2次元配列された画素部の全てに対して1個の容量素子を有していてもよいが、列毎に1個の容量素子を有するのが好適である。後者の場合には、1つの行にある各画素部に含まれるフォトダイオードで発生した電荷は、同時に、該画素部の放電用トランジスタを経て出力され、接続切替手段を経て第2画素データ読出部に入力し、列毎に設けられた対応する容量素子に蓄積され得る。したがって、高速に撮像をすることができる。
- [0017] また、第1画素データ読出部が或る行の画素部からの出力電圧値を処理する期間に、第2画素データ読出部が該行の画素部からの出力電荷を処理するのが好適である。或いは、第1画素データ読出部が或る行の画素部からの出力電圧値を処理する期間に、第2画素データ読出部が他の行の画素部からの出力電荷を処理するのが好適である。このように第1画素データ読出部及び第2画素データ読出部が並列的に動作する場合には、フレームレートを低下させることなく撮像をすることができる。
- [0018] この発明に係る光検出装置は、第1画素データ読出部から出力される第1電圧値を入力してA/D変換し、この第1電圧値に応じた第1デジタル値を出力するとともに、第2画素データ読出部から出力される第2電圧値を入力してA/D変換し、この第2電圧値に応じた第2デジタル値を出力するA/D変換部を更に備えるのが好適である。また、このA/D変換部から出力される第1デジタル値及び第2デジタル値を入力し、第1電圧値、第2電圧値、第1デジタル値及び第2デジタル値のうちの何れかと基準値とを大小比較した結果に基づいて、第1デジタル値及び第2デジタル値のうちー方を選択して出力する選択出力部を更に備えるのが好適である。
- [0019] この場合には、A/D変換部により、第1画素データ読出部から出力される第1電圧値がA/D変換されて、この第1電圧値に応じた第1デジタル値が出力され、また、第

WO 2005/034511 5 PCT/JP2004/014091

2画素データ読出部から出力される第2電圧値がA/D変換されて、この第2電圧値に応じた第2デジタル値が出力される。そして、選択出力部により、第1電圧値,第2電圧値,第1デジタル値及び第2デジタル値のうちの何れかと基準値とを大小比較した結果に基づいて、第1デジタル値及び第2デジタル値のうち一方が選択されて出力される。

- [0020] 或いは、この発明に係る光検出装置は、第1画素データ読出部から出力される第1電圧値と第2画素データ読出部から出力される第2電圧値とを入力し、第1電圧値及び第2電圧値のうちの何れかと基準値とを大小比較した結果に基づいて、第1電圧値及び第2電圧値のうち一方を選択して出力する選択出力部を更に備えるのが好適である。また、この選択出力部から出力される電圧値を入力してA/D変換し、この電圧値に応じたデジタル値を出力するA/D変換部を更に備えるのが好適である。
- [0021] この場合には、選択出力部により、第1電圧値及び第2電圧値のうちの何れかと基準値とを大小比較した結果に基づいて、第1電圧値及び第2電圧値のうち一方が選択されて出力される。そして、A/D変換部により、この選択出力部から出力される電圧値がA/D変換されて、この電圧値に応じたデジタル値が出力される。
- [0022] この発明に係る光検出装置は、第2画素データ読出部が、容量素子に対して並列的に設けられた対数圧縮回路を更に含み、接続切替部の第3端子から入力端子に流入した電荷を対数圧縮回路に入力して、その入力した電荷の流入量の対数値に応じた第3電圧値を出力するのが好適である。この場合には、第2画素データ読出部からは、画素部に含まれるフォトダイオードで発生した電荷の量に応じた第2電圧値が出力されるだけでなく、その電荷の流入量の対数値に応じた第3電圧値が対数圧縮回路から出力される。したがって、第1画素データ読出部から出力された第1電圧値と第2画素データ読出部から出力された第2電圧値及び第3電圧値とに基づいて、高感度かつ更に広いダイナミックレンジで光検出をすることができる。
- [0023] このように第2画素データ読出部が対数圧縮回路をも含む場合には、第1画素データ読出部から出力される第1電圧値を入力してA/D変換し、この第1電圧値に応じた第1デジタル値を出力するとともに、第2画素データ読出部から出力される第2電圧値及び第3電圧値を入力してA/D変換し、この第2電圧値に応じた第2デジタル値

及び第3電圧値に応じた第3デジタル値を出力するA/D変換部を更に備えるのが 好適である。また、A/D変換部から出力される第1デジタル値,第2デジタル値及び 第3デジタル値を入力し、第1電圧値,第2電圧値,第3電圧値,第1デジタル値,第 2デジタル値及び第3デジタル値のうちの何れかと基準値とを大小比較した結果に基 づいて、第1デジタル値,第2デジタル値及び第3デジタル値のうちの何れか1つを選 択して出力する選択出力部を更に備えるのが好適である。

[0024] 或いは、第1画素データ読出部から出力される第1電圧値と第2画素データ読出部から出力される第2電圧値及び第3電圧値とを入力し、第1電圧値、第2電圧値及び第3電圧値のうちの何れかと基準値とを大小比較した結果に基づいて、第1電圧値、第2電圧値及び第3電圧値のうちの何れか1つを選択して出力する選択出力部を更に備えるのが好適である。また、選択出力部から出力される電圧値を入力してA/D変換し、この電圧値に応じたデジタル値を出力するA/D変換部を更に備えるのが好適である。

発明の効果

- [0025] この発明によれば、高感度かつ広いダイナミックレンジでの光検出が可能になる。 図面の簡単な説明
- [0026] [図1]は、この発明に係る光検出装置の第1実施例の概略構成を示す図である。 [図2]は、第1実施例に係る光検出装置における光検出部の構成を示す図である。 [図3]は、第1実施例に係る光検出装置における第1画素データ読出部の構成を示す図である。

[図4]は、第1実施例に係る光検出装置における画素部 $P_{m,n}$ 、電圧保持部 H_n 及びスイッチ SW_n それぞれの回路図である。

[図5]は、第1実施例に係る光検出装置における第2画素データ読出部の構成を示す図である。

[図6]は、第1実施例に係る光検出装置における画素部P 、積分回路31 及びスイッチSW それぞれの回路図である。

[図7]は、第1実施例に係る光検出装置におけるデータ出力部の一構成例を示す図である。

[図8]は、第1実施例に係る光検出装置におけるデータ出力部の他の構成例を示す 図である。

[図9]は、第1実施例に係る光検出装置における画素部P の断面構造を示す図で m,n ある。

[図10]は、第1実施例に係る光検出装置における画素部P の他の構成を示す回路 図である。

[図11]は、第1実施例に係る光検出装置の動作例を説明するためのタイミングチャートである。

[図12]は、この発明に係る光検出装置の第2実施例の概略構成を示す図である。

[図13]は、第2実施例に係る光検出装置における第2画素データ読出部の構成を示す図である。

[図14]は、第2実施例に係る光検出装置における画素部P_{m,n}、積分回路31、対数 圧縮回路32 及びスイッチSW それぞれの回路図である。

[図15]は、第2実施例に係る光検出装置におけるデータ出力部の一構成例を示す図である。

[図16]は、第2実施例に係る光検出装置におけるデータ出力部の他の構成例を示す 図である。

[図17]は、第2実施例に係る光検出装置の動作例を説明するためのタイミングチャートである。

符号の説明

- [0027] 1、2…光検出装置、10…光検出部、20…第1画素データ読出部、30、30A…第 2画素データ読出部、40、40A…データ出力部、50、50A…タイミング制御部。 発明を実施するための最良の形態
- [0028] 以下、この発明に係る光検出装置の各実施例を、図1〜図17を用いて詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、M及びNそれぞれは2以上の整数であり、特に明示しない限りは、mは1以上M以下の任意の整数であり、nは1以上N以下の任意の整数である。
- [0029] (第1実施例)

WO 2005/034511 8 PCT/JP2004/014091

先ず、第1実施例に係る光検出装置1の全体構成の概要について図1及び図2を 用いて説明する。

- [0030] 図1は、第1実施例に係る光検出装置1の概略構成図である。図2は、第1実施例に係る光検出装置1の光検出部10の構成図である。これらの図に示される光検出装置1は、光検出部10、第1画素データ読出部20、第2画素データ読出部30、データ出力部40、タイミング制御部50及びスイッチSW」~SW」を有する。これらは、共通の半導体基板上に形成されているのが好適であり、その場合の基板上の配置が図示のとおりであるのが好適である。なお、タイミング制御部50は、この光検出装置1の全体の動作を制御するものであるが、複数の部分に分割されて互いに離れて基板上に配置されていてもよい。
- [0031] 光検出部10は、M行N列に2次元配列された $M\times N$ 個の画素部 $P_{m,n}$ を有する。各画素部 $P_{m,n}$ は第m行第n列に位置する。各画素部 $P_{m,n}$ は、共通の構成を有しており、フォトダイオードを含むアクティブピクセル型のものであり、該フォトダイオードに入射した光の強度に応じた電圧値を配線 $L_{1,n}$ へ出力する。各配線 $L_{1,n}$ は、第n列にあるM個の画素部 $P_{1,n}$ ~ $P_{M,n}$ それぞれの出力端に共通に接続されている。また、各配線 $L_{2,n}$ は、第n列にあるM個の画素部 $P_{m,n}$ それぞれの他の端子に共通に接続されている。
- [0032] 第1画素データ読出部20は、N本の配線L_{1,1}~L_{1,N}と接続されており、各画素部P_m から配線L_{1,n}~出力される電圧値を入力して、所定の処理を行なった後に、画素データを表す第1電圧値V_{1,m,n} を順次に出力する。各電圧値V_{1,m,n} は、画素部P_{m,n} ~入射する光の強度に応じた値である。特に、この第1電圧値V_{1,m,n} は、画素部P_{m,n} の寄生容量部が飽和していないとき、すなわち、画素部P_{m,n} ~の入射光の強度が比較的小さいときに、その入射光強度を高感度で検出した結果を高精度に表す。
- [0033] 第2画素データ読出部30は、スイッチSW、〜SW、を介してN本の配線L、〜L、と 接続されており、各画素部P、から配線L、〜出力されスイッチSW、を経て流入する 電荷を入力し、その電荷を容量素子に蓄積して、その容量素子に蓄積した電荷の量 に応じた第2電圧値V、を順次に出力する。この第2画素データ読出部30に含まれる容量素子の容量値は、画素部P、に含まれる寄生容量部の容量値より大きい。

各電圧値V_{2,m,n}は、画素部P_{m,n}へ入射する光の強度に応じた値である。また、この第 2電圧値V_{2,m,n}は、画素部P_{m,n}の寄生容量部が飽和しているとき、すなわち、画素部P_{m,n}への入射光の強度が比較的大きいときにも、その入射光強度を検出した結果を高精度に表す。

- [0034] データ出力部40は、第1画素データ読出部20から出力される第1電圧値V_{1,m,n}と、第2画素データ読出部30から出力される第2電圧値V_{2,m,n}とを入力し、所定の処理を行なってデジタル値D_{m,n}を出力する。各デジタル値D_{m,n}は、第1電圧値V_{1,m,n}及び第2電圧値V_{2,m,n}の何れか一方がA/D変換された結果の値であり、画素部P_{m,n}へ入射する光の強度を表す。
- [0035] タイミング制御部50は、光検出部10、第1画素データ読出部20、第2画素データ 読出部30、データ出力部40及びスイッチSW 〜SW それぞれの動作を制御する。 タイミング制御部50は、例えばシフトレジスタ回路により所定のタイミングで各種の制御信号を発生させて、これらの制御信号を光検出部10、第1画素データ読出部20、第2画素データ読出部30、データ出力部40及びスイッチSW 〜SW それぞれへ送出する。なお、図1及び図2では、制御信号を送る為の配線の図示が一部省略されている。
- [0036] 次に、第1実施例に係る光検出装置1の光検出部10及び第1画素データ読出部2 0の構成について図3及び図4を用いて説明する。
- [0037] 図3は、第1実施例に係る光検出装置1の第1画素データ読出部20の構成図である。第1画素データ読出部20は、N個の電圧保持部H₁〜H_N、2つの電圧フォロワ回路F₁, F₂、及び、減算回路Sを有する。各電圧保持部H₁は、共通の構成を有していて、配線L₁と接続されており、第n列にあるM個の画素部P₁〜P₁それぞれから配線L₁へ出力される電圧値を入力して保持することができ、また、その保持している電圧値を出力することができる。N個の電圧保持部H₁〜H₂それぞれは順次に電圧値を出力する。各電圧保持部H₁が保持し出力する電圧値は、画素部P_{m,n}から互いに異なる時刻に出力される2つの電圧値V_{n,1}, V_{n,2}である。
- [0038] 2つの電圧フォロワ回路F, F それぞれは、共通の構成を有しており、増幅器の反転入力端子と出力端子とが互いに直接に接続されており、高入力インピーダンス及

WO 2005/034511 10 PCT/JP2004/014091

び低出力インピーダンスを有し、理想的には増幅率1の増幅回路である。一方の電圧フォロワ回路 F_1 は、N個の電圧保持部 H_1 H_1 それぞれから順次に出力される一方の電圧値 $V_{n,1}$ を非反転入力端子に入力する。他方の電圧フォロワ回路 F_2 は、 $V_{n,1}$ の電圧保持部 $V_{n,1}$ それぞれから順次に出力される他方の電圧値 $V_{n,2}$ を非反転入力端子に入力する。

- [0039] 減算回路Sは、増幅器及び4個の抵抗器R、一R、を有している。増幅器の反転入力端子は、抵抗器R、を介して電圧フォロワ回路F、の出力端子と接続され、抵抗器R、を介して自己の出力端子と接続されている。増幅器の非反転入力端子は、抵抗器R、を介して電圧フォロワ回路F。の出力端子と接続され、抵抗器R、を介して接地電位と接続されている。電圧フォロワ回路F、、F、それぞれの増幅率を1として、4個の抵抗器R、一R、それぞれの抵抗値が互いに等しいとすると、減算回路Sの出力端子から出力される第1電圧値V、は「V、ローマ、ローマ、ロース」なる式で表される。
- [0041] 各画素部 $P_{m,n}$ は、入射光強度に応じた量の電荷を発生するフォトダイオードPD、ゲート端子に形成された寄生容量部に蓄積されている電荷の量に応じた電圧値を出力する増幅用トランジスタ T_1 、フォトダイオードPDで発生した電荷を増幅用トランジスタ T_1 のゲート端子へ転送する為の転送用トランジスタ T_2 、増幅用トランジスタ T_1 のゲート端子に形成された寄生容量部の電荷を初期化する為の放電用トランジスタ T_3 、及び、増幅用トランジスタ T_1 から出力される電圧値を外部の配線 T_1 の出力する為の選択用トランジスタ T_2 を含む。
- [0042] フォトダイオードPDは、そのアノード端子が接地電位とされている。増幅用トランジスタT」は、そのゲート端子に寄生容量部が形成されていて、そのドレイン端子がバイアス電位とされている。転送用トランジスタT」は、そのドレイン端子が増幅用トランジスタT」のゲート端子に接続され、そのソース端子がフォトダイオードPDのカソード端子に接続されている。放電用トランジスタT」は、そのソース端子が増幅用トランジスタT」のゲート端子に接続され、そのドレイン端子がスイッチSWと接続されている。選択用

WO 2005/034511 11 PCT/JP2004/014091

トランジスタT」は、そのソース端子が増幅用トランジスタT」のソース端子と接続され、そのドレイン端子が配線L」と接続されている。また、この配線L」には定電流源が接続されている。増幅用トランジスタT」及び選択用トランジスタT」は、ソースフォロワ回路を構成している。

- [0043] なお、定電流源は列毎に配線L_{1,n}に接続されて設けられていてもよい。また、例えば、各配線L_{1,n}と第1画素データ読出部20との間にスイッチを設けて、これらのスイッチを順次に閉じることで、第m行のN個の画素部P_{m,1} ーP_m それぞれから出力される電圧値を第1画素データ読出部20が順次に読み出す場合には、これらのスイッチと第1画素データ読出部20との間の配線に定電流源が1つだけ設けられていてもよい
- [0044] 転送用トランジスタT は、そのゲート端子に転送制御信号S trans を入力し、その転送制御信号S がハイレベルであるときに、フォトダイオードPDで発生した電荷を増幅用トランジスタT のゲート端子に形成されている寄生容量部へ転送する。放電用トランジスタT は、そのゲート端子に第m行放電制御信号S たみ力し、その第m行放電制御信号S でいるが、そのゲート端子に第m行放電制御信号S でいるが、かいイレベルであるときに、増幅用トランジスタT のゲート端子とスイッチSW との間を低抵抗にする。選択用トランジスタT は、そのゲート端子に第m行選択制御信号S を入力し、その第m行選択制御信号S select,m がハイレベルであるときに、増幅用トランジスタT から出力される電圧値を外部の配線L へ出力する。
- [0045] このように構成される各画素部P_{m,n}は、転送制御信号S_{trans}がローレベルであって第 m行放電制御信号S_{reset,m}がハイレベルとなり、バイアス電位V_{bias}がスイッチSW_nを経 て放電用トランジスタT₁に入力すると、増幅用トランジスタT₁のゲート端子の寄生容 量部の電荷が初期化され、第m行選択制御信号S_{select,m}がハイレベルであれば、その 初期化状態にある増幅用トランジスタT₁から出力される電圧値(暗信号成分)が選択 用トランジスタT₂を経て配線L_{1,n}に出力される。一方、第m行放電制御信号S_{reset,m}が ローレベルであって、転送制御信号S_{trans}及び第m行選択制御信号S_{select,m}それぞれ がハイレベルであれば、フォトダイオードPDで発生した電荷は増幅用トランジスタT₁ のゲート端子に入力して、その電荷の量に応じて増幅用トランジスタT₁から出力され る電圧値(明信号成分)が選択用トランジスタT を経て配線L_{1,n}に出力される。

WO 2005/034511 12 PCT/JP2004/014091

[0046] 電圧保持部Hは、第1保持部H、及び第2保持部H、を含む。第1保持部H、及び第2保持部H、それぞれは、互いに同様の構成であり、第n列にあるM個の画素部P、P、それぞれの選択用トランジスタT、から順次に出力される電圧値を入力して保持することができ、また、その保持している電圧値を出力することができる。

- [0047] 第1保持部H_{n,1}は、トランジスタT₁₁、トランジスタT₁₂及び容量素子C₁を含む。容量素子C₁の一端は接地電位とされ、容量素子C₁の他端は、トランジスタT₁₁のドレイン端子及びトランジスタT₁₂のソース端子それぞれと接続されている。トランジスタT₁₁のソース端子は、配線L₁を介して画素部P_{mn}の選択用トランジスタT₂と接続されている。トランジスタT₁₂のドレイン端子は、電圧フォロワ回路F₁と接続されている。このように構成される第1保持部H_{n,1}は、トランジスタT₁₀のゲート端子に入力する第1入力制御信号S_{input,1}がハイレベルであるときに、配線L_{1,n}を介して接続されている画素部P_{m,n}から出力される電圧値を容量素子C₁に保持させ、トランジスタT₁₂のゲート端子に入力する出力制御信号S_{output,n}がハイレベルであるときに、容量素子C₁に保持されている電圧値V_{n,1}を電圧フォロワ回路F₁へ出力する。
- [0048] 第2保持部H_{n,2}は、トランジスタT₂₁、トランジスタT₂₂及び容量素子C₂を含む。容量素子C₂の一端は接地電位とされ、容量素子C₂の他端は、トランジスタT₂₁のドレイン端子及びトランジスタT₂のソース端子それぞれと接続されている。トランジスタT₂₁のソース端子は、配線L_{1,n}を介して画素部P_{m,n}の選択用トランジスタT₄と接続されている。トランジスタT₂のドレイン端子は、電圧フォロワ回路F₂と接続されている。このように構成される第2保持部H_{n,2}は、トランジスタT₂₁のゲート端子に入力する第2入力制御信号S_{input,2}がハイレベルであるときに、配線L_{1,n}を介して接続されている画素部P_{m,n}から出力される電圧値を容量素子C₂に保持させ、トランジスタT₂₂のゲート端子に入力する出力制御信号S_{output,n}がハイレベルであるときに、容量素子C₂に保持されている電圧値V_{n,2}を電圧フォロワ回路F₂へ出力する。
- [0049] 第1保持部H 及び第2保持部H それぞれは、互いに異なるタイミングで動作する。例えば、第1保持部H は、配線L を介して接続されている画素部P において転送制御信号S がローレベルであって第m行放電制御信号S 及び第m行選択制御信号S それぞれがハイレベルであるときに増幅用トランジスタT から出

WO 2005/034511 13 PCT/JP2004/014091

力される電圧値(暗信号成分)V を入力して保持する。一方、第2保持部H は、配線L を介して接続されている画素部P において第m行放電制御信号S がローレベルであって転送制御信号S 及び第m行選択制御信号S それぞれがハイレベルであるときに増幅用トランジスタT から出力される電圧値(明信号成分)V の で入力して保持する。

- [0050] なお、転送制御信号S 第m行放電制御信号S 第m行選択制御信号S freset,m 第1入力制御信号S 第2入力制御信号S 及び第n列出力制御信号S select,m それぞれは、タイミング制御部50から出力される。
- [0051] 次に、第1実施例に係る光検出装置1の第2画素データ読出部30の構成について 図5及び図6を用いて説明する。
- [0052] 図5は、第1実施例に係る光検出装置1の第2画素データ読出部30の構成図である。第2画素データ読出部30は、N個の積分回路31」〜31 及びN個のスイッチSW」〜SW」を有する。各積分回路31」は、共通の構成を有していて、スイッチSW」から入力端に流入した電荷を蓄積する容量素子を有し、この容量素子に蓄積した電荷の量に応じた電圧値をスイッチSW」へ出力する。第2画素データ読出部30は、N個のスイッチSW」、〜SW」が順次に閉じることで、N個の積分回路31」〜31 それぞれから出力される電圧値を第2電圧値V
- [0053] 図6は、第1実施例に係る光検出装置1の画素部P 、積分回路31 及びスイッチS W それぞれの回路図である。この図では簡便の為に1つの画素部P 、1つの積分 回路31 及び1つのスイッチSW が代表して示されている。
- [0054] 各積分回路31 は、増幅器A、容量素子C及びスイッチSWを有する。容量素子C及びスイッチSWそれぞれは、増幅器Aの入力端子と出力端子との間に並列的に設けられている。この容量素子Cの容量値は、画素部Pの増幅用トランジスタTのゲート端子に形成された寄生容量部の容量値より大きい。また、容量素子Cの容量値は、寄生容量部の容量値の2^K倍(Kは1以上の整数)であるのが好適である。この積分回路31 は、スイッチSWが閉じているときには容量素子Cを初期化する。また、積分回路31 は、スイッチSWが開いているときには、配線Lのよりのよった。このでは、スカ端子に流入した電荷を容量素子Cに蓄積し、その容量素子Cに蓄積した電荷の

量に応じた電圧値をスイッチSW へ出力する。

- [0055] 各スイッチSW は、画素部P の放電用トランジスタT のドレイン端子に接続された第1端子と、画素部P の増幅用トランジスタT のゲート端子の電荷を初期化する為のバイアス電位V と接続される第2端子と、積分回路31 の入力端子と接続された第3端子とを有する。そして、スイッチSW は、第1端子と第2端子との間又は第1端子と第3端子との間を電気的に接続する接続切替部として作用する。スイッチSW の第1端子と第2端子との間が電気的に接続されているときには、バイアス電位V は、スイッチSW を経て、画素部P の放電用トランジスタT に供給される。一方、スイッチSW の第1端と第3端との間が電気的に接続されているときには、画素部P のフォトダイオードPDで発生した電荷は、放電用トランジスタT 及びスイッチSW を経て、積分回路31 の入力端子へ移動する。
- [0056] なお、スイッチSW, SW, SW, SW, それぞれの開閉動作を制御する為の制御信号は、タイミング制御部50から出力される。また、スイッチSW, は、第1端子と第2端子との間及び第1端子と第3端子との間の何れもが電気的に接続されない状態もある。
- [0057] 次に、第1実施例に係る光検出装置1のデータ出力部40の構成について図7及び 図8を用いて説明する。
- [0058] 図7は、第1実施例に係る光検出装置1のデータ出力部40の1構成例を示す図である。この図に示されるデータ出力部40は、A/D変換回路41, 41。及び選択出力部42を有する。A/D変換回路41は、第1画素データ読出部20から出力される第1電圧値Vを入力してA/D変換し、この第1電圧値Vに応じた第1デジタル値力。を出力する。A/D変換回路41は、第2画素データ読出部30から出力される第2電圧値Vを入力してA/D変換し、この第2電圧値Vに応じた第2デジタル値力。を出力する。
- [0059] なお、各積分回路31 の容量素子Cの容量値が画素部P の寄生容量部の容量値の2^K倍であることに対応して、A/D変換回路41 への入力電圧値が或る値Vであるときの第1デジタル値と、A/D変換回路41 への入力電圧値がV/2^Kであるときの第2デジタル値とは、互いに等しい。
- [0060] 選択出力部42は、これら第1デジタル値D 及び第2デジタル値D を入力し、

第1デジタル値D と基準値とを大小比較した結果に基づいて第1デジタル値D 1,m,n 1,m,n 2,m,n 及び第2デジタル値D のうち一方を選択し、その選択した値をデジタル値D と m,n して出力する。

- [0061] 具体的には、基準値は、第1画素データ読出部20から出力される第1電圧値の飽和値に対応するデジタル値、又は、これより幾らか小さいデジタル値、に設定される。つまり、第1デジタル値D と基準値とを大小比較することで、画素部P の寄生容量部が飽和しているか否かが判定され得る。そして、選択出力部42は、第1デジタル値D が基準値より小さいときには、第1デジタル値D をデジタル値D として出力し、一方、第1デジタル値D が基準値以上であるときには、第2デジタル値D をデジタル値D をデジタル値D として出力する。
- [0062] なお、第1デジタル値D と基準値とを大小比較するのでは無く、第2デジタル値 D と基準値とを大小比較してもよいし、また、第1電圧値V 又は第2電圧値V 2, と基準値とを大小比較してもよい。これら何れの場合にも、基準値は、画素部P m,n の寄生容量部が飽和しているか否かを判定し得る値に設定される。
- [0063] このように、画素部P_{m,n}の寄生容量部が飽和していないとき、すなわち、画素部P_{m,n}への入射光の強度が比較的小さいときには、第1デジタル値D_{1,m,n}(すなわち、画素部P_{m,n}の選択用トランジスタT₄から出力されて第1画素データ20により読み出された第1電圧値V_{1,m,n}のA/D変換結果)がデータ出力部40からデジタル値D_{m,n}として出力されるので、高感度で光検出が可能である。一方、画素部P_{m,n}の寄生容量部が飽和しているとき(又は、飽和寸前の状態であるとき)、すなわち、画素部P_{m,n}への入射光の強度が比較的大きいときには、第2デジタル値D_{2,m,n}(すなわち、画素部P_{m,n}の放電用トランジスタT₃から出力されて第2画素データ30により読み出された第2電圧値V_{2,m,n}のA/D変換結果)がデータ出力部40からデジタル値D_{m,n}として出力されるので、広いダイナミックレンジで光検出が可能である。したがって、第1実施例に係る光検出装置1は、高感度かつ広いダイナミックレンジで撮像をすることができる。
- [0064] 図8は、第1実施例に係る光検出装置1のデータ出力部40の他の構成例を示す図である。この図に示されるデータ出力部40は、選択出力部43及びA/D変換回路44を有する。選択出力部43は、第1画素データ読出部20から出力される第1電圧値

WO 2005/034511 16 PCT/JP2004/014091

V と第2画素データ読出部30から出力される第2電圧値V とを入力し、第1電 L値V と基準値とを大小比較した結果に基づいて、第1電圧値V 及び第2電圧値V のうち一方を選択して出力する。

- [0065] 具体的には、基準値は、第1画素データ読出部20から出力される第1電圧値の飽和値、又は、これより幾らか小さい値、に設定される。つまり、第1電圧値V と基準値とを大小比較することで、画素部P の寄生容量部が飽和しているか否かが判定され得る。そして、選択出力部43は、第1電圧値V が基準値より小さいときには第1電圧値V を出力し、一方、第1電圧値V が基準値以上であるときには第2電圧値V を出力する。
- [0066] なお、第1電圧値V」と基準値とを大小比較するのでは無く、第2電圧値V」と 2, m,n 基準値とを大小比較してもよい。この場合にも、基準値は、画素部P」の寄生容量部 が飽和しているか否かを判定し得る値に設定される。
- [0067] A/D変換回路44は、選択出力部43から出力される電圧値を入力してA/D変換し、この電圧値に応じたデジタル値D_{m,n}を出力する。なお、各積分回路31_nの容量素子Cの容量値が画素部P_{m,n}の寄生容量部の容量値の2^K倍であることに対応して、A/D変換回路44は、第1画素データ読出部20から出力される第1電圧値V_{1,m,n}をA/D変換する場合には、そのA/D変換により得られたデジタル値をデジタル値D_{m,n}として出力し、その一方、第2画素データ読出部30から出力される第2電圧値V_{2,m,n}をA/D変換する場合には、そのA/D変換により得られたデジタル値をKビットだけ上位にシフトしたものをデジタル値D_{m,n}として出力する。
- [0068] このように、画素部P_{m,n}の寄生容量部が飽和していないとき、すなわち、画素部P_{m,n}への入射光の強度が比較的小さいときには、画素部P_{m,n}の選択用トランジスタT_{から}出力されて第1画素データ20により読み出された第1電圧値V_{1,m,n}のA/D変換結果がデータ出力部40からデジタル値D_{m,n}として出力されるので、高感度で光検出が可能である。一方、画素部P_{m,n}の寄生容量部が飽和しているとき(又は、飽和寸前の状態であるとき)、すなわち、画素部P_{m,n}への入射光の強度が比較的大きいときには、画素部P_{m,n}の放電用トランジスタT₃から出力されて第2画素データ30により読み出された第2電圧値V_{2,m,n}のA/D変換結果がデータ出力部40からデジタル値D_{m,n}とし_{m,n}

WO 2005/034511 17 PCT/JP2004/014091

て出力されるので、広いダイナミックレンジで光検出が可能である。したがって、第1 実施例に係る光検出装置1は、高感度かつ広いダイナミックレンジで撮像をすること ができる。

- [0069] 次に、第1実施例に係る光検出装置1の画素部P の構成について図9及び図10 を用いて説明する。
- [0070] 図9は、第1実施例に係る光検出装置1の画素部P の構成図である。この図において、フォトダイオードPD及び転送用トランジスタT については半導体の断面図として示され、残部は回路図として示されている。この図に示されるように、フォトダイオードPDは、埋込型のものであって、p領域101と、このp領域101の上のn 領域102と、このn 領域102の上のp 領域103と、を含んで構成される。p領域101とn 領域102ととはpn接合を形成しており、n 領域102とp 領域103ともpn接合を形成している。また、n 領域102の一部は半導体表面に達している。
- [0071] 転送用トランジスタT2は、p領域101の上のn領域104と、n⁻領域102のうち半導体表面に達している部分と、これらの間の領域であって絶縁層105上に形成されたゲート電極106と、を含んで構成される。n領域104は、増幅用トランジスタT1のゲート端子と電気的に接続され、放電用トランジスタT3のソース端子と電気的に接続されている。p領域101とn領域104とは、pn接合を形成しており、画素部P点においてフォトダイオードPDで発生した電荷を蓄積する寄生容量部を構成している。
- [0072] このようにフォトダイオードPDが埋込型のものである場合には、リーク電流の発生が抑制される。また、フォトダイオードPDで発生した電荷を寄生容量部へ転送する期間に、フォトダイオードPDの逆バイアス電圧を大きくすることで、フォトダイオードPDのpn接合部においてn^{*}領域102を完全に空乏化して、フォトダイオードPDの接合容量値を殆ど零にすることができるので、フォトダイオードPDで発生した電荷を殆ど完全に寄生容量部へ転送することができる。したがって、フォトダイオードPDが埋込型のものである場合には、光検出のS/N比向上及び高感度化に有効である。
- [0073] 図10は、第1実施例に係る光検出装置1の画素部P の他の構成を示す回路図である。この図に示される画素部P は、図4及び図6で示された構成に加えて遮断用トランジスタT を更に備えている。遮断用トランジスタT は、フォトダイオードPDと転

WO 2005/034511 18 PCT/JP2004/014091

送用トランジスタTとの間に設けられていて、飽和領域で動作し得るような電圧値が ゲート端子に印加される。これにより、この画素部Pでは、フォトダイオードPDの接 合容量が増幅用トランジスタTのゲート端子の電位に与える影響が抑制される。した 1 がって、この場合にも、光検出のS/N比向上及び高感度化に有効である。

- [0074] 次に、第1実施例に係る光検出装置1の動作例について説明する。図11は、第1 実施例に係る光検出装置1の動作例を説明するタイミングチャートである。この図は、 第1行の各画素部P_{1,n}及び第2行の各画素部P_{2,n}それぞれのデータを読み出す時間 範囲を示している。
- [0075] この図には、上から順に、各画素部 $P_{m,n}$ の放電用トランジスタ T_{n} のゲート端子に入力する第m行放電制御信号 $S_{reset,m}$ 、各画素部 $P_{m,n}$ の転送用トランジスタ T_{n} のゲート端子に入力する転送制御信号 S_{trans} 、第1行の画素部 $P_{n,n}$ の選択用トランジスタ T_{n} のゲート端子に入力する第1行選択制御信号 $S_{select,1}$ 、及び、第2行の画素部 $P_{n,n}$ の選択用トランジスタ T_{n} のプート端子に入力する第2行選択制御信号 $S_{select,2}$ 、それぞれが示されている。
- [0076] 続いて、各電圧保持部Hの第1保持部H_{n,1}のトランジスタT₁₁のゲート端子に入力する第1入力制御信号S_{input,1}、各電圧保持部Hの第2保持部H_{n,2}のトランジスタT₂₁のゲート端子に入力する第2入力制御信号S_{input,2}、第1列の電圧保持部H_{のトランジスタT₁₂及びT₂₂それぞれのゲート端子に入力する第1列出力制御信号S_{output,1}、第N列の電圧保持部H_NのトランジスタT₁₂及びT₂₂それぞれのゲート端子に入力する第N列出力制御信号S_{output,N}、及び、第1画素データ読出部20から出力される第1電圧値V_{1,m}、それぞれが示されている。}
- [0077] 更に続いて、各スイッチSW のバイアス電位V 供給動作、各スイッチSW の電荷 転送動作、各積分回路31 のスイッチSWの開閉、第1列のスイッチSW の開閉、第 N列のスイッチSW の開閉、第2画素データ読出部30から出力される第2電圧値V 及び、データ出力部40から出力されるデジタル値D 、それぞれが示されている。
- [0078] 時刻t 前において、各画素部P に入力している放電制御信号S 転送制御 reset,m に 信号S 及び第n行選択制御信号S それぞれはローレベルである。また、第1画 trans

素データ読出部20の各電圧保持部Hに入力している第1入力制御信号Sinput,1,第2入力制御信号S及び第n列出力制御信号Sそれぞれもローレベルである。input,2

- [0079] 時刻t から時刻t までの間に第1行の各画素部P のデータの読み出しが行なわれる。画素部P において、放電制御信号S は、時刻t にハイレベルに転じて、時刻t より後の時刻t にローレベルに転じる。転送制御信号S は、時刻t より後の時刻t にハイレベルに転じて、時刻t より後の時刻t にハイレベルに転じて、時刻t より後の時刻t にハイレベルに転じて、時刻t 12 にローレベルに転じる。第1 行選択制御信号S は、時刻t にハイレベルに転じる。スイッチSW は、時刻t から時刻t までの間にバイアス電位V を各画素部P に供給する。
- [0080] 第1画素データ読出部20の各電圧保持部Hにおいて、第1入力制御信号 $S_{input,1}$ は、放電制御信号 $S_{reset,m}$ がローレベルに転じる時刻 t_{11} から、転送制御信号 S_{trans} がハイレベルに転じる時刻 t_{12} までの、間にある一定期間だけハイレベルとなる。これにより、この間に画素部 $P_{1,n}$ から配線 $L_{1,n}$ に出力される電圧値(暗信号成分)は、電圧保持部 $H_{n,1}$ の第1保持部 $H_{n,1}$ により保持される。
- [0081] また、第1画素データ読出部20の各電圧保持部H において、第2入力制御信号S は、転送制御信号S がハイレベルである時刻t から時刻t までの間の一定 期間だけハイレベルとなる。これにより、この間に画素部P から配線L に出力される電圧値(明信号成分)は、電圧保持部H の第2保持部H により保持される。

WO 2005/034511 20 PCT/JP2004/014091

の各画素部P のデータの読み出しが終了する。

- [0083] 続いて、時刻 t_{20} から時刻 t_{30} までの間に第2行の各画素部 $P_{2,n}$ のデータの読み出しが行なわれる。画素部 $P_{2,n}$ において、放電制御信号 $S_{reset,m}$ は、時刻 t_{20} にハイレベルに転じて、時刻 t_{20} とり後の時刻 t_{21} にローレベルに転じる。転送制御信号 S_{trans} は、時刻 t_{21} より後の時刻 t_{22} にハイレベルに転じて、時刻 t_{21} より後の時刻 t_{22} にローレベルに転じる。第2行選択制御信号 $S_{select,2}$ は、時刻 t_{20} にハイレベルに転じる。スイッチ SW_{n} は、時刻 t_{20} から時刻 t_{21} までの間にバイアス電位 V_{bias} を各画素部 $P_{m,n}$ に供給する。
- [0084] 第1画素データ読出部20の各電圧保持部Hにおいて、第1入力制御信号S input,1 は、放電制御信号S がローレベルに転じる時刻 t_{21} から、転送制御信号S がハイレベルに転じる時刻 t_{22} までの、間にある一定期間だけハイレベルとなる。これにより、この間に画素部P から配線L に出力される電圧値(暗信号成分)は、電圧保持部H の第1保持部H により保持される。
- [0085] また、第1画素データ読出部20の各電圧保持部H において、第2入力制御信号S は、転送制御信号S がハイレベルである時刻t から時刻t までの間の一定 期間だけハイレベルとなる。これにより、この間に画素部P から配線L に出力される電圧値(明信号成分)は、電圧保持部H の第2保持部H により保持される。
- [0086] そして、時刻t₂₃より後の時刻t₂₄から時刻t₂₅までの間に、出力制御信号S_{output,1}〜S それぞれは、順次に一定期間だけハイレベルとなる。第n列出力制御信号S がハイレベルである期間には、電圧保持部H に保持されていた第2行第n列の 画素部P_{2,n}の暗信号成分及び明信号成分が電圧保持部H から出力され、これら暗信号成分と明信号成分との差が減算回路Sにより求められて、画素部P_{2,n}に入射した光の強度に応じた第1電圧値V_{1,2,n}が第1画素データ読出部20から出力される。このようにして、時刻t₂₄から時刻t₂₅までの間に、第2行のN個の画素部P_{2,1}〜P_{2,N}それぞれに入射した光の強度に応じた第1電圧値V_{1,2,1} 「V_{1,2,N} 「以第1画素データ読出部20から順次に出力される。なお、この期間に出力される各電圧値V_{1,2,n} のレベルは、画素部P_{2,n}に入射した光の強度に応じたレベルであり、一般にはn値により異なる。その後、時刻t₂₅に第2行選択制御信号S_{select,2}はローレベルに転じる。以上により、第2行の各画素部P_{2,n}のデータの読み出しが終了する。

WO 2005/034511 21 PCT/JP2004/014091

- [0087] 以降も同様にして第1画素データ読出部20により順次に各行の画素部P のデータが読み出されていく。このようにして、第1画素データ読出部20により、第1行〜第 M行それぞれについて順次に、各行のN個の画素部P ーP それぞれに入射した光の強度に応じた第1電圧値V が順次に出力される。また、この第1画素データ読出部20による第1電圧値V の読み出しと並列的に、第2画素データ読出部30による第2電圧値V の読み出しが以下のように行なわれる。
- [0088] 第2画素データ読出部30は以下のように動作する。時刻t₁₀から時刻t₁₁までの期間に、各積分回路31_nのスイッチSWは閉じて、各積分回路31_nの容量素子Cは放電される。転送制御信号S_{trans}がハイレベルである時刻t₁₂から時刻t₁₃までの期間のうち、第2入力制御信号S_{input,2}が一旦ハイレベルになってローレベルに転じた後の期間に、放電制御信号S_{reset,m}が一旦ハイレベルになってローレベルになり、同時に各スイッチSWが閉じて、第1行の画素部P_{1,n}の容量部に蓄積されていた電荷を、積分回路31_nの容量素子Cへ移動させる。時刻t₁₄から時刻t₁₅までの間に、各スイッチSW_{1,n}それぞれは順次に一定期間だけ閉じる。スイッチSW_{1,n}が閉じている期間に、積分回路31_nの容量素子Cに蓄積されていた電荷の量に応じた第2電圧値V_{2,1,n}が第2画素データ読出部30から出力される。このようにして、時刻t₁₄から時刻t₁₅までの間に、第1行のN個の画素部P_{1,1} ーP_{1,N} それぞれに入射した光の強度に応じた第2電圧値V_{2,1,1} が第2画素データ読出部30から順次に出力される。以上により、第1行の各画素部P_{1,n} のデータの読み出しが終了する。
- [0089] 続いて、時刻t20から時刻t21までの期間に、各積分回路31のスイッチSWは閉じて、各積分回路31の容量素子Cは放電される。転送制御信号Sがハイレベルである時刻t20から時刻t23までの期間のうち、第2入力制御信号Sが一旦ハイレベルになってローレベルに転じた後の期間に、放電制御信号Sできますが一旦ハイレベルになってローレベルになり、同時に各スイッチSWが閉じて、第2行の画素部Pの容量部に蓄積されていた電荷を、積分回路31の容量素子Cへ移動させる。時刻t24から時刻t25での間に、各スイッチSWでおれば順次に一定期間だけ閉じる。スイッチSWが閉じている期間に、積分回路31の容量素子Cに蓄積されていた電荷の量に応じた第2電圧値V25が第2画素データ読出部30から出力される。このようにし

て、時刻 t_{24} から時刻 t_{25} までの間に、第2行のN個の画素部 $P_{2,1}$ ー $P_{2,N}$ それぞれに入射した光の強度に応じた第2電圧値 $V_{2,2,1}$ ー $V_{2,2,N}$ が第2画素データ読出部30から順次に出力される。以上により、第2行の各画素部 $P_{2,n}$ のデータの読み出しが終了する $P_{2,n}$

- [0090] 以降も同様にして第2画素データ読出部30により順次に各行の画素部P のデータが読み出されていく。このようにして、第2画素データ読出部30により、第1行一第 M行それぞれについて順次に、各行のN個の画素部P ーP それぞれに入射した光の強度に応じた第2電圧値V ーV が順次に出力される。
- [0091] そして、データ出力部40は以下のように動作する。時刻 t_{14} から時刻 t_{15} までの期間に、第1画素データ読出部20により読み出された第1行の画素部 $P_{1,n}$ についての第1電圧値 $V_{1,1,n}$ がデータ出力部40に順次に入力するとともに、第2画素データ読出部30により読み出された第1行の画素部 $P_{1,n}$ についての第2電圧値 $V_{2,1,n}$ がデータ出力部40に順次に入力して、第1電圧値 $V_{1,1,n}$ 又は第2電圧値 $V_{2,1,n}$ がA/D変換された結果であるデジタル値 $D_{1,n}$ がデータ出力部40から順次に出力される。
- [0092] 続いて、時刻 t_{24} から時刻 t_{25} までの期間に、第1画素データ読出部20により読み出された第2行の画素部 $P_{2,n}$ についての第1電圧値 $V_{1,2,n}$ がデータ出力部40に順次に入力するとともに、第2画素データ読出部30により読み出された第2行の画素部 $P_{2,n}$ についての第2電圧値 $V_{2,2,n}$ がデータ出力部40に順次に入力して、第1電圧値 $V_{2,2,n}$ 又は第2電圧値 $V_{2,2,n}$ がA/D変換された結果であるデジタル値 $V_{2,2,n}$ がデータ出力部40から順次に出力される。
- [0093] 以降も同様にして、第1行〜第M行それぞれについて順次に、各行のN個の画素 部P へP それぞれに入射した光の強度に応じたデジタル値D がデータ 出力部40から順次に出力される。ここで、画素部P の寄生容量部が飽和していないとき、すなわち、画素部P への入射光の強度が比較的小さいときには、第1電圧値V がA/D変換された結果がデジタル値D として出力される。一方、画素部P の寄生容量部が飽和しているとき、すなわち、画素部P への入射光の強度が比較的大きいときには、第2電圧値V がA/D変換された結果がデジタル値D として出力される。一方、画素部P であるときには、第2電圧値V がA/D変換された結果がデジタル値D として出力される。したがって、第1実施例に係る光検出装置1は、高感度かつ広いダイ

ナミックレンジで入射光強度を検出することができる。

[0094] なお、上記の動作例では、第1画素データ読出部20が第m行の画素部P_{m,n}からの出力電圧値を処理する期間に、第2画素データ読出部30が第m行の画素部P_{m,n}からの出力電荷を処理するものであった。しかし、第1画素データ読出部20が或る行の画素部P_{m,n}からの出力電圧値を処理する期間に、第2画素データ読出部30が他の行の画素部P_{m,n}からの出力電荷を処理するようにしてもよい。例えば、第1画素データ読出部20が第(m+1)行の画素部P_{m,n}からの出力電圧値を処理する期間に、第2 画素データ読出部30が第m行の画素部P_{m,n}からの出力電荷を処理するようにしてもよい。何れの場合にも、第1画素データ読出部及び第2画素データ読出部が並列的に動作する場合には、フレームレートを低下させることなく撮像をすることができる。ただし、後者の場合には、第m行の画素部P_{m,n}へ入力される第m行放電制御信号S_{reset,n}は個々に設定され、また、先に第1画素データ読出部20から出力された第m行の画素部P_{m,n}についての第1電圧値V_{1,m,n}は、第m行の画素部P_{m,n}についての第2電圧値V_{2,m,n}が第2画素データ読出部30から出力されるまで記憶される。

[0095] (第2実施例)

次に、第2実施例に係る光検出装置2について説明する。図12は、第2実施例に係る光検出装置2の概略構成図である。既述した第1実施例に係る光検出装置1と比較すると、この第2実施例に係る光検出装置2は、第2画素データ読出部30に替えて第2画素データ読出部30Aを備える点、データ出力部40に替えてデータ出力部40Aを備える点、及び、タイミング制御部50に替えてタイミング制御部50Aを備える点、で相違する。

[0096] 第2実施例では、第2画素データ読出部30Aは、データ出力部40Aに対して、第2電圧値V を出力するだけでなく、第3電圧値V をも出力する。第2電圧値V 2,m, は、既述したように、画素部P 内のフォトダイオードPDで発生した電荷の量に対して線形関係にある値である。一方、第3電圧値V 3,m,n は、後述するように、画素部P m,n 内のフォトダイオードPDで発生して第2画素データ読出部30Aに流入した電荷の流入量の対数値に応じた値である。第2画素データ読出部30Aから出力される第2電圧値V 及び第3電圧値V は、互いに異なるタイミングで出力されて、共通の配2,m,n

線を経てデータ出力部40Aへ入力してもよい。また、第2画素データ読出部30Aから出力される第2電圧値V 及び第3電圧値V は、互いに異なる配線を経てデータ出力部40Aへ入力してもよい。

- [0097] 図13は、第2実施例に係る光検出装置2の第2画素データ読出部30Aの構成図である。図5に示された第1実施例における第2画素データ読出部30の構成と比較すると、この図13に示される第2実施例における第2画素データ読出部30Aは、積分回路31 に対して並列的に設けられた対数圧縮回路32 を更に含む点で相違する。
- [0098] 図14は、第2実施例に係る光検出装置2の画素部P_{m,n}、積分回路31、対数圧縮回路32及びスイッチSW_nそれぞれの回路図である。対数圧縮回路32は、積分回路31の容量素子Cに対して並列的に設けられている。対数圧縮回路32は、トランジスタT_nの容量素子Cに対して並列的に設けられている。対数圧縮回路32は、トランジスタT₃₂のソース端子は、スイッチSW₃₂を介して増幅器Aの入力端子と接続されている。トランジスタT₃₂のドレイン端子は、トランジスタT₃₂のゲート端子と直接に接続され、また、増幅器Aの出力端子とも接続されている。この対数圧縮回路32は、スイッチSW_nから流入した電荷を入力して、その入力した電荷の流入量の対数値に応じた第3電圧値V_{3,m,n}を出力することができる。
- [0099] ここで、画素部P 内の転送用トランジスタT のゲート端子に印加される転送制御信号S がハイレベルであり、放電用トランジスタT のゲート端子に印加される第m行放電制御信号S たいイレベルであるとする。また、スイッチSW が配線L と増幅器Aの入力端子とを接続していて、積分回路31 内のスイッチSWが開いていて、対数圧縮回路32 内のスイッチSW が閉じているとする。このとき、画素部P 内のフォトダイオードPDへの光の入射に伴って対数圧縮回路32 に流入する電荷の流入量(すなわち電流)をIshとすると、対数圧縮回路32 から出力される第3電圧値V 3.m.n は、下記(1)式で表される。kはボルツマン定数であり、Tは絶対温度であり、qは電子の電荷であり、Iは定数である。
- [0100] $V_{3,m,n} = (kT/q)\ln(Ish/I)$...(1)
- [0101] このように、本実施例では、第2画素データ読出部30Aは、画素部P 内のフォトダ

WO 2005/034511 25 PCT/JP2004/014091

イオードPDで生じて積分回路31 内の容量素子Cに蓄積された電荷の量に応じた第2電圧値 $V_{2,m,n}$ を積分回路31 から出力するだけでなく、その電荷の量の対数値に応じた第3電圧値 $V_{3,m,n}$ を対数圧縮回路32 から出力する。また、第2画素データ読出部30Aは、第2電圧値 $V_{2,m,n}$ 及び第3電圧値 $V_{3,m,n}$ を、データ出力部40Aへ至る共通の配線へ互いに異なるタイミングで出力する。

- [0102] 次に、第2実施例に係る光検出装置2のデータ出力部40Aの構成について図15 及び図16を用いて説明する。
- [0103] 図15は、第2実施例に係る光検出装置2のデータ出力部40Aの1構成例を示す図である。この図に示されるデータ出力部40Aは、図7に示されたものと略同様の構成であって、A/D変換回路41, 412及び選択出力部42を有する。ただし、第2実施例では、A/D変換回路412は、第2画素データ読出部30Aから出力される第2電圧値V。を入力してA/D変換し、この第2電圧値V。に応じた第2デジタル値D。2,m,nを出力するとともに、第2画素データ読出部30Aから出力される第3電圧値V。を入力してA/D変換し、この第3電圧値V。に応じた第3デジタル値D。を入力してA/D変換し、この第3電圧値V。に応じた第3デジタル値D。を出力する3,m,nを出力する
- [0104] 選択出力部42は、これら第1デジタル値 $D_{1,m,n}$,第2デジタル値 $D_{2,m,n}$ 及び第3デジタル値 $D_{3,m,n}$ を入力し、第1デジタル値 $D_{1,m,n}$ と基準値とを大小比較した結果に基づいて、第1デジタル値 $D_{1,m,n}$,第2デジタル値 $D_{2,m,n}$ 及び第3デジタル値 $D_{3,m,n}$ のうちの何れか1つを選択し、その選択した値をデジタル値 $D_{m,n}$ として出力する。なお、第1デジタル値 $D_{1,m,n}$ と基準値とを大小比較するのでは無く、第2デジタル値 $D_{2,m,n}$ 又は第3デジタル値 $D_{3,m,n}$ と基準値とを大小比較してもよいし、また、第1電圧値 $V_{2,m,n}$,第2電圧値 $V_{2,m,n}$ 及び第3電圧値 $V_{3,m,n}$ の何れかと基準値とを大小比較してもよい。基準値としては、画素部 $V_{m,n}$ の寄生容量部が飽和しているか否かを判定し得る第1基準値、及び、積分回路31の容量素子Cが飽和しているか否かを判定し得る第2基準値、の2つが用いられる。
- [0105] そして、画素部P の寄生容量部が飽和していないとき、すなわち、画素部P へ m,n の入射光の強度が比較的小さいときには、第1デジタル値D (すなわち、画素部P の選択用トランジスタT から出力されて第1画素データ20により読み出された第1 m,n の

WO 2005/034511 26 PCT/JP2004/014091

電圧値V のA/D変換結果)がデータ出力部40Aからデジタル値D として出力 n,n,n として出力 されるので、高感度で光検出が可能である。

- [0106] また、画素部P の寄生容量部が飽和しているとき(又は、飽和寸前の状態であるとき)であって、積分回路31 の容量素子Cが飽和していないときには、第2デジタル値D (すなわち、画素部P の放電用トランジスタT から出力されて第2画素データ30Aの積分回路31 により読み出された第2電圧値V のA/D変換結果)がデータ出力部40Aからデジタル値D として出力されるので、広いダイナミックレンジで光検出が可能である。
- [0107] さらに、積分回路31 の容量素子Cも飽和しているとき(又は、飽和寸前の状態であるとき)、すなわち、画素部P への入射光の強度が比較的大きいときには、第3デジタル値D (すなわち、画素部P の放電用トランジスタT から出力されて第2画素データ30Aの対数圧縮回路32 により読み出された第3電圧値V のA/D変換結果)がデータ出力部40Aからデジタル値D として出力されるので、更に広いダイナミックレンジで光検出が可能である。したがって、第2実施例に係る光検出装置2は、高感度かつ更に広いダイナミックレンジで撮像をすることができる。
- [0108] 図16は、第2実施例に係る光検出装置2のデータ出力部40Aの他の構成例を示す図である。この図に示されるデータ出力部40Aは、図8に示されたものと略同様の構成であって、選択出力部43及びA/D変換回路44を有する。ただし、第2実施例では、選択出力部43は、第1画素データ読出部20から出力される第1電圧値V1,m,nを入力するとともに、第2画素データ読出部30Aから出力される第2電圧値V2,m,n及び第3電圧値V3,m,nを入力して、第1電圧値V1,m,nを基準値とを大小比較した結果に基づいて、第1電圧値V1,m,nを基準値とを大小比較した結果に基づいて、第1電圧値V1,m,nを基準値とを大小比較するのでは無く、第2電圧値V2,m,取と基準値とを大小比較するのでは無く、第2電圧値V2,m,取と基準値とを大小比較してもよい。基準値としては、画素部Pの寄生容量部が飽和しているか否かを判定し得る第1基準値、及び、積分回路31の容量素子Cが飽和しているか否かを判定し得る第2基準値、の2つが用いられる。
- [0109] そして、画素部P の寄生容量部が飽和していないとき、すなわち、画素部P へ

の入射光の強度が比較的小さいときには、画素部P の選択用トランジスタT から出力されて第1画素データ20により読み出された第1電圧値V のA/D変換結果がデータ出力部40Aからデジタル値D として出力されるので、高感度で光検出が可能である。

- [0110] また、画素部P の寄生容量部が飽和しているとき(又は、飽和寸前の状態であるとき)であって、積分回路31 の容量素子Cが飽和していないときには、画素部P の 放電用トランジスタT から出力されて第2画素データ30Aの積分回路31 により読み出された第2電圧値V のA/D変換結果がデータ出力部40Aからデジタル値D として出力されるので、広いダイナミックレンジで光検出が可能である。
- [0111] さらに、積分回路31の容量素子Cも飽和しているとき(又は、飽和寸前の状態であるとき)、すなわち、画素部P への入射光の強度が比較的大きいときには、画素部P の放電用トランジスタT から出力されて第2画素データ30Aの対数圧縮回路32 により読み出された第3電圧値V のA/D変換結果がデータ出力部40Aからデジタル値D として出力されるので、更に広いダイナミックレンジで光検出が可能である。したがって、第2実施例に係る光検出装置2は、高感度かつ更なる広いダイナミックレンジで撮像をすることができる。
- [0112] 次に、第2実施例に係る光検出装置2の動作例について説明する。図17は、第2 実施例に係る光検出装置2の動作例を説明するタイミングチャートである。この図は、第1行の各画素部P」のデータを読み出す時間範囲を示している。図11に示された第1実施例の場合のタイミングチャートと比較すると、この図17に示される第2実施例の場合のタイミングチャートでは、各積分回路31。のスイッチSWの開閉に続いて、各対数圧縮回路32。のスイッチSW。の開閉、第1列のスイッチSW。の開閉、第N列のスイッチSW。の開閉、第2画素データ読出部30Aから出力される第2電圧値V2.m.、第2画素データ読出部30Aから出力される第3電圧値V3.m.、及び、データ出力部40Aから出力されるデジタル値D。、それぞれが順に示されている。なお、第2電圧値V2.m.、と第3電圧値V3.m.、とは、このタイミングチャートでは互いに別個に示されているが、スイッチWに接続される共通の配線へ、互いに異なるタイミングで出力される。
- [0113] 時刻t 前から時刻t までの第2実施例に係る光検出装置2の動作は、第1実施例

の場合と同様である。なお、この期間には、各対数圧縮回路32 のスイッチSW は n 32 別いている。

- [0114] 時刻t」より後の時刻t」から、その後の時刻t」までの間に、各積分回路31」のスイッチSWは一定期間だけ閉じて、各積分回路31」の容量素子Cは放電される。時刻t」から、時刻t」より後の時刻t」までの間、各対数圧縮回路32。のスイッチSW」は閉じて、放電制御信号S」及び転送制御信号S」がハイレベルになり、同時に各スイッチSW」が閉じて、第1行の画素部P」のフォトダイオードPDで発生した電荷を各対数圧縮回路32。へ流入させる。また、時刻t」から時刻t」までの間に、各スイッチSW」でおれば順次に一定期間だけ閉じる。スイッチSW」が閉じている期間に、対数圧縮回路32。に流入した電荷の量の対数値に応じた第3電圧値V」が第2画素データ読出部30Aから出力される。このようにして、時刻t」から時刻t」までの間に、第1行のN個の画素部P」やP」とれぞれに入射した光の強度の対数値に応じた第3電圧値V。31,1、が第2画素データ読出部30Aから順次に出力される。
- [0115] そして、データ出力部40Aでは、時刻 t_{14} から時刻 t_{15} までの間に第1画素データ読出部20から出力された第1電圧値 $V_{1,1,1}$ \sim $V_{1,1,N}$ 、時刻 t_{14} から時刻 t_{15} までの間に第2画素データ読出部30Aから出力された第2電圧値 $V_{2,1,1}$ \sim $V_{2,1,N}$ 、及び、時刻 t_{17} から時刻 t_{18} までの間に第2画素データ読出部30Aから出力された第3電圧値 $V_{3,1,1}$ \sim $V_{3,1,1}$
- [0116] 以降も同様にして、第1行〜第M行それぞれについて順次に、各行のN個の画素部P 〜P それぞれに入射した光の強度に応じたデジタル値D 〜D がデータ出力部40Aから順次に出力される。ここで、画素部P の寄生容量部が飽和していないとき、すなわち、画素部P への入射光の強度が比較的小さいときには、第1電圧値V がA/D変換された結果がデジタル値D として出力される。また、画素

部P の寄生容量部が飽和しているときであって、積分回路31 の容量素子が飽和していないときには、第2電圧値V がA/D変換された結果がデジタル値D として出力される。さらに、積分回路31 の容量素子が飽和しているとき、すなわち、画素部P への入射光の強度が比較的大きいときには、第3電圧値V がA/D変換された結果がデジタル値D として出力される。したがって、第2実施例に係る光検出装置2は、高感度かつ更なる広いダイナミックレンジで入射光強度を検出することができる。

請求の範囲

[1] 入射光強度に応じた量の電荷を発生するフォトダイオードと、ゲート端子に形成された寄生容量部に蓄積されている電荷の量に応じた電圧値を出力する増幅用トランジスタと、前記フォトダイオードで発生した電荷を前記増幅用トランジスタのゲート端子へ転送する転送用トランジスタと、前記寄生容量部の電荷を初期化する放電用トランジスタと、前記増幅用トランジスタから出力される電圧値を選択的に出力する選択用トランジスタとを含む画素部と、

前記画素部の前記選択用トランジスタから出力される電圧値を読み出して、この電圧値に応じた第1電圧値を出力する第1画素データ読出部と、

前記画素部の前記放電用トランジスタに接続された第1端子と、前記画素部の前記 増幅用トランジスタのゲート端子の電荷を初期化する為のバイアス電位を入力する第 2端子と、第3端子とを有し、前記第1端子と前記第2端子との間又は前記第1端子と 前記第3端子との間を電気的に接続する接続切替部と、そして、

前記接続切替部の前記第3端子に入力端子が接続され、前記寄生容量部の容量値より大きい容量値を有する容量素子を含み、前記接続切替部の前記第3端子から前記入力端子に流入した電荷を前記容量素子に蓄積して、その蓄積した電荷の量に応じた第2電圧値を出力する第2画素データ読出部とを備えた光検出装置。

[2] 入射光強度に応じた量の電荷を発生するフォトダイオード、転送制御信号を入力するためのゲート端子と、前記フォトダイオードに接続された第1端子と、第2端子を有する転送用トランジスタ、放電制御信号を入力するためのゲート端子と、前記転送用トランジスタの第2端子に接続された第1端子と、第2端子を有する放電用トランジスタ、前記転送用トランジスタの第2端子及び前記放電用トランジスタの第1端子にそれぞれ接続されたゲート端子と、所定電位に設定された第1端子と、第2端子を有する増幅用トランジスタ、及び、選択制御信号を入力するためのゲート端子と、前記増幅用トランジスタの第2端子に接続された第1端子と、第2端子を有する選択用トランジスタを含む画素部と、

前記画素部における前記選択用トランジスタの第2端子に接続された入力端子を 有する第1画素データ読出部と、 前記画素部における前記放電用トランジスタの第2端子に接続された第1端子と、 所定のバイアス電位に設定された第2端と、第3端とを有し、前記第1端子と前記第2 端子との間及び前記第1端子と前記第3端子との間のいずれかを電気的に接続する ための接続切替部と、そして、

前記接続切替部における第3端子に接続された入力端子と、該入力端子を介して 流入した電荷が蓄積される容量素子を含む第2画素データ読出部とを備えた光検出 装置。

[3] 請求項1記載の光検出装置において、

前記第2画素データ読出部に含まれる前記容量素子の容量値は、前記寄生容量部の容量値の2^K倍(ただし、Kは1以上の整数)である。

[4] 請求項1又は2記載の光検出装置において、

前記画素部に含まれる前記フォトダイオードは、第1導電型の第1半導体領域と、 前記第1半導体領域の上に設けられ、該第1半導体領域との間でpn接合を形成する 第2導電型の第2半導体領域と、そして、前記第2半導体領域の上に設けられ、該第 2半導体領域との間でpn接合が形成される第1導電型の第3半導体領域を備える。

[5] 請求項1又は2記載の光検出装置において、

前記画素部は、前記フォトダイオードと前記転送用トランジスタとの間に配置され、 所定電位に設定されたゲート端子と、前記フォトダイオードに接続された第1端子と、 前記転送用トランジスタの第1端子に接続された第2端子を有する遮断用トランジスタ をさらに含む。

[6] 請求項1又は2記載の光検出装置は、さらに、

それぞれが前記画素部と同じ構造を有するとともに、該画素部とともに2次元配列を 構成する複数の画素部を備える。

[7] 請求項6記載の光検出装置において、

前記第2画素データ読出部は、前記容量素子として、前記2次元配列された画素部の各列に対応して設けられた複数の容量素子を有する。

[8] 請求項6記載の光検出装置において、

前記2次元配列された画素部のうち或る行に属する画素部グループからの出力電

圧値を前記第1画素データ読出部が処理する期間に、前記第2画素データ読出部は、該行に属する画素部グループからの出力電荷を処理する。

[9] 請求項6記載の光検出装置において、

前記2次元配列された画素部のうち或る行に属する画素部グループからの出力電 圧値を前記第1画素データ読出部が処理する期間に、前記第2画素データ読出部 が他の行に属する画素部グループからの出力電荷を処理する。

[10] 請求項1又は2記載の光検出装置は、さらに、

前記第1画素データ読出部から出力される第1電圧値をA/D変換することで該第 1電圧値に応じた第1デジタル値を出力するとともに、前記第2画素データ読出部から出力される第2電圧値をA/D変換することで該第2電圧値に応じた第2デジタル値を出力するA/D変換部を備える。

[11] 請求項10記載の光検出装置は、さらに、

前記A/D変換部から出力される第1デジタル値及び第2デジタル値を入力し、前記第1電圧値、前記第2電圧値、前記第1デジタル値及び前記第2デジタル値のうちいずれかと基準値とを大小比較した結果に基づいて、前記第1デジタル値及び前記第2デジタル値のうち一方を出力する選択出力部を備える。

[12] 請求項1又は2記載の光検出装置は、さらに、

前記第1画素データ読出部から出力される第1電圧値と前記第2画素データ読出部から出力される第2電圧値とを入力し、前記第1電圧値及び前記第2電圧値のうちいずれかと基準値とを大小比較した結果に基づいて、前記第1電圧値及び前記第2電圧値のうち一方を出力する選択出力部を備える。

[13] 請求項12記載の光検出装置は、さらに、

前記選択出力部から出力される電圧値をA/D変換することで該電圧値に応じた デジタル値を出力するA/D変換部を備える。

[14] 請求項1又は2記載の光検出装置において、

前記第2画素データ読出部は、前記容量素子に対して並列的に設けられ、前記接続切替部の前記第3端からの流入電荷量の対数値に応じた第3電圧値を出力する対数圧縮回路を備える。

[15] 請求項14記載の光検出装置は、さらに、

前記第1画素データ読出部から出力される第1電圧値をA/D変換することで該第 1電圧値に応じた第1デジタル値を出力するとともに、前記第2画素データ読出部から出力される第2電圧値及び第3電圧値をA/D変換することで該第2電圧値に応じた第2デジタル値及び第3電圧値に応じた第3デジタル値を出力するA/D変換部を備える。

[16] 請求項15記載の光検出装置は、さらに、


前記A/D変換部から出力される第1デジタル値、第2デジタル値及び第3デジタル値を入力し、前記第1電圧値、前記第2電圧値、前記第3電圧値、前記第1デジタル値、前記第2デジタル値及び前記第3デジタル値のうちいずれかと基準値とを大小比較した結果に基づいて、前記第1デジタル値、前記第2デジタル値及び前記第3デジタル値のうちいずれか1つを出力する選択出力部を備える。

[17] 請求項14記載の光検出装置は、さらに、


前記第1画素データ読出部から出力される第1電圧値と前記第2画素データ読出部から出力される第2電圧値及び第3電圧値とを入力し、前記第1電圧値、前記第2電圧値及び前記第3電圧値のうちいずれかと基準値とを大小比較した結果に基づいて、前記第1電圧値、前記第2電圧値及び前記第3電圧値のうちいずれか1つを出力する選択出力部を備える。

[18] 請求項17記載の光検出装置は、さらに、


前記選択出力部から出力される電圧値をA/D変換することで該電圧値に応じた デジタル値を出力するA/D変換部を備える。 [図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]



[図10]




[図11]




12/17


[図12]



[図13]




[図14]



PCT/JP2004/014091

15/17


[図15]




PCT/JP2004/014091 WO 2005/034511

16/17

[図16]



[図17]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/014091

	A. CLASSIFICATION OF SUBJECT MATTER				
THE.CL'	Int.Cl ⁷ H04N5/335				
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SEARCHED					
Minimum docum Int.Cl ⁷	nentation searched (classification system followed by class H04N5/30-5/335, H01L27/14, G01	sification symbols)			
Jitsuyo Kokai J:		oku Jitsuyo Shinan Koho suyo Shinan Toroku Koho	1994-2004 1996-2004		
C. DOCUMEN	NTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app	ropriate, of the relevant passages	Relevant to claim No.		
A	JP 10-93868 A (Sony Corp.), 10 April, 1998 (10.04.98), Full text; Figs. 1 to 10 (Family: none)		1-18		
A	<pre>JP 9-55888 A (Sony Corp.), 25 February, 1997 (25.02.97), Full text; Figs. 1 to 9 (Family: none)</pre>		1-18		
A	JP 2000-23044 A (Toshiba Corp 21 January, 2000 (21.01.00), Full text; Figs. 1 to 20 (Family: none)		1-18		
X Further d	ocuments are listed in the continuation of Box C.	See patent family annex.			
"A" document defining the general state of the art which is not considered to be of particular relevance		later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention X" document of particular relevance; the claimed invention cannot be			
cited to es	which may throw doubts on priority claim(s) or which is tablish the publication date of another citation or other	considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be			
"O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed		considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family			
Date of the actual completion of the international search 27 December, 2004 (27.12.04)		Date of mailing of the international set 18 January, 2005	earch report (18.01.05)		
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Facsimile No.	210 (googned shoot) (January 2004)	Telephone No.			

INTERNATIONAL SEARCH REPORT

International application No. PCT/JP2004/014091

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2002-77737 A (NEC Corp.), 15 March, 2002 (15.03.02), Full text; Figs. 1 to 6 & US 2002/0000508 A1 & US 2002/0153474 A1	1-18
A	JP 2000-165754 A (Canon Inc.), 16 June, 2000 (16.06.00), Full text; Figs. 1 to 22 (Family: none)	1-18
A	JP 8-149376 A (Olympus Optical Co., Ltd.), 07 June, 1996 (07.06.96), Full text; Figs. 1 to 11 & US 5619262 A1	1-18
	JP 2002-77733 A (Minolta Co., Ltd.), 15 March, 2002 (15.03.02), Full text; Figs. 1 to 50 & EP 1187217 A2 & US 2002/0054389 A1	1-18

	月の属する分野の分類 (国際特許分類 (IPC)) t. Cl ⁷ H04N 5/335				
	を行った分野				
	oた最小限資料(国際特許分類(IPC)) nt. Cl ⁷ H04N 5/30-5/335,				
	H01L27/14		,		
	·G01J 1/44				
	料以外の資料で調査を行った分野に含まれるもの HERRES				
日日					
日本	本国登録実用新案公報 1994-2004年				
H 7	本国実用新案登録公報 1996-2004年 				
国際調査	で使用した電子データベース(データベースの名称、	調査に使用した用語)			
	•	•			
C. 関	連すると認められる文献				
引用文献		・きけ:その関連する箇所の表示	関連する 請求の範囲の番号		
	JP 10-93868 A (ソニー		1 - 1 8		
,A	1998.04.10,全文,図1-		1 10		
			•		
A	JP 9-55888 A (ソニーオ		1 - 18		
	1997.02.25,全文,図1-	-9 (ファミリーなし)	•		
\mathbf{A}	JP 2000-23044 A (*	华	1-18		
A.	2000-23044				
,			•		
	,		•		
TT CHE	- (dt 3:) = 3	- パーン・ハーン・ハーン・ファロートスタリ	(年・今四		
区 区 概	の続きにも文献が列挙されている。 	□ パテントファミリーに関する別 □ パテントファニー □ パテント □ パテントファニー □ パテント □ パテン			
	文献のカテゴリー	の日の後に公表された文献	ナムモナホマセーフ		
	「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって もの 出願と矛盾するものではなく、発明の原理又は理論				
「E」国	際出願日前の出願または特許であるが、国際出願日	の理解のために引用するもの			
	後に公表されたもの 先権主張に疑義を提起する文献又は他の文献の発行	「X」特に関連のある文献であって、 の新規性又は進歩性がないと考			
A	若しくは他の特別な理由を確立するために引用する	「Y」特に関連のある文献であって、	当該文献と他の1以		
	文献 (理由を付す) 上の文献との、当業者にとって自明である組合せる				
「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献					
国際調査を完了した日 国際調査報告の発送日 40 1 2005					
国際調査を完了した日 27.12.2004 国際調査報告の発送日 18.1.2005					
国際調査	機関の名称及びあて先	特許庁審査官(権限のある職員)	5P 9654		
日本国特許庁 (ISA/JP) 郵便番号100-8915		徳田 賢二	<u></u>		
	東京都千代田区貿が関三丁目4番3号	電話番号 03-3581-1101	内線 3502		

国際出願番号 PCT/JP2004/014091

C (続き) .	関連すると認められる文献	
引用文献の カテゴリー*		関連する 請求の範囲の番号
A	JP 2002-77737 A (日本電気株式会社) 2002.03.15,全文,図1-6 & US 2002/000508 A1 & US 2002/0153474 A1	1-18
A	JP 2000-165754 A (キヤノン株式会社) 2000.06.16,全文,図1-22 (ファミリーなし)	1-18
A	JP 8-149376 A(オリンパス光学工業株式会社) 1996.06.07,全文,図1-11 & US 5619262 A1	1-18
A	JP 2002-77733 A(ミノルタ株式会社) 2002.03.15,全文,図1-50 & EP 1187217 A2 & US 2002/0054389 A1	1-18
•		
		•